

Numer postępowania
ZP/WID/85/16

POLITECHNIKA BIAŁOSTOCKA
WYDZIAŁ INFORMATYKI
15-351 Białystok, ul. Wiejska 45 A
tel. 85 746 9050, fax 85 746 9057
e-mail: wi.sokrotariat@pb.edu.pl
pieczęć jednostki

Protokół z wyboru wykonawcy zamówienia
na podstawie art. 4 pkt 8 ustawy z dnia 29 stycznia 2004 r. Prawo zamówień publicznych
umieszczany w Biuletynie Informacji Publicznej

1. Przedmiot zamówienia:

Zestaw uruchomieniowy FPGA ALTERA Terasic DE1 – Soc Board (P0159) EDU - szt 9

2. Kwota przeznaczona na realizację zamówienia (kwota brutto z wniosku):

9 900,00.zł

3. Wskazanie wykonawcy i uzasadnienie wyboru (na podstawie przyjętych kryteriów oceny ofert):

Po analizie została wybrana oferta firmy BTC Korporacja Paweł Zbysiński, która zaoferowała najniższą cenę brutto.

KIEROWNIK LABORATORIUM
WYDZIAŁU INFORMATYKI
2.11.2016 *Krzysztof Kozłowski*
data i podpis Wnioskodawcy/
kierownika jednostki realizującej zamówienie

02 LIS. 2016

Zatwierdzam
DZIEKAN
WYDZIAŁU INFORMATYKI
Politechniki Białostockiej
Marek Kręgiel
dr hab. inż. Marek Kręgiel
profesor nadzwyczajny
data i podpis dysponenta środków
(zgodnie z §8 ust. 4 zarządzenia)

Załączniki:

1.
2.